CHAPTER 01
ALTERA Quartus II Web Edition 10.0의 Verilog HDL 문법과 실습
CHAPTER 02
HBE-COMBO II 트레이닝 키트의 사용법
CHAPTER 03
ALTERA Quartus II Web Edition 10.0의 Verilog HDL 문법과 실습
CHAPTER 04
Verilog HDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기
CHAPTER 05
Verilog HDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 7-segment로 출력하기
CHAPTER 06
Verilog HDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
CHAPTER 07
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
CHAPTER 08
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
CHAPTER 09
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
CHAPTER 10
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
CHAPTER 11
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
CHAPTER 12
Verilog HDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
CHAPTER 13
Verilog HDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기
CHAPTER 14
Verilog HDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE COMBOR II 트레이닝 키트의 7-segment로 출력하기
CHAPTER 15
Verilog HDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
CHAPTER 16
Verilog HDL을 사용하여 설계한 4비트 2진 나눗셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
CHAPTER 17
Verilog HDL을 사용하여 설계한 4비트 2진 나눗셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 vfd로 출력하기
INDEX
ALTERA Quartus II와 ModelSim을 사용한
Verilog HDL 논리회로 설계를 실습할 수 있도록
초보자를 위한 예제 중심으로 설명한 책
본서에서는 전문대학과 학부과정에서 디지털 논리회로를 ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 논리회로 설계를 실습할 수 있도록 풍부한 예제 중심으로 설명하였다.
제1장에서는 ALTERA Quartus II와 ModelSim을 설치하는 법과 ALTERA FPGA 디바이스 구조에 대하여 설명하였다.
제2장에서는 사용자가 ALTERA 디바이스에 프로그래밍 한 후에 이를 동작시키기 위하여 PCB 기판을 제작하는 매우 번거롭고 어려운 문제를 쉽게 해결할 수 있도록 (주)한백전자가 개발한 HBE-COMBO II 트레이닝 키트에 대하여 설명하였다.
제3장에서는 ALTERA Quartus II의 Verilog HDL 문법에 대하여 자세히 설명하였고 다양한 실습예제도 수록하였다.
제4장에서는 4비트 adder 예제를 ALTERA Quartus II의 Verilog HDL을 사용하여 설계한 후에 HBE-COMBO II 트레이닝 키트에 구현하는 과정에 대하여 알기 쉽게 설명하였으며, ModelSim을 사용한 시뮬레이션 사용법도 알기 쉽게 설명하였다.
제4장에서 제17장까지는 4비트 adder, 4비트 subtractor, 4비트 multiplier, 4비트 divider 등을 ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 설계 결과를 led, 7-segment, vfd 등으로 출력하는 과정에 대하여 알기 쉽게 설명하였다.
중고단행본
바보 빅터
